第一页：制程是架构交叉体系下的性能提升稻草

　　多年来Intel一直在奉行制程更新与处理器架构体系改变的交叉更替，以确保在制程没有改变的情况下可以借由处理器体系架构的更新来提升产品性能，又或是处理器架构没有改变的情况下借由制程的更新来提升产品性能。就这样，我们从westwood核心到130nm再从90nm到netbeast,然后是65nm到Conroe、kentsfield，那今年Intel毫无疑问的将会在Conroe、Kentsfield上过渡到45nm工艺上，不过这次Intel的工艺转换还加入了一些新的元素。

　　所谓的制程工艺，就是指晶体管之间的线宽，如65nm制程就是指晶体管之间的线宽是65nm，但这次Intel 45nm制程的更新不仅是把晶体管间的线宽缩短到45nm，在构成处理器的细胞元件——晶体管上也有着非常重大的突破。

　　晶体管其实就是一种简单的开关装置，可处理电子数据中的0、1组合。处理器就是含有数百万此类通过铜线以特定方式连接在一起的晶体管。而晶体管内部是由源极、漏极、栅电极、栅介质、及硅底层通道。源极是指晶体管中电流产生的部分，它包含涂层硅(doped Si)，漏极是指晶体管中电流流向的部分，这部分与源极一样，都参杂了一些杂质以降低电阻。不过晶体管是绝对对称的，则电流可以从源极流向漏极，也可以从漏极流向源极。栅极电极就是晶体管顶端的区域，其电流的状态决定晶体管是打开还是闭合，传统上栅的制作材料是多晶硅或原子随意排列且不形成网格状结构的硅。栅极介质是位于栅极电极以及沟槽之间一层薄层，目前的数字芯片中晶体管栅介质是由二氧化硅组成，而二氧化硅是绝缘体材料，它的作用是隔绝来自栅极电极的泄漏电流，但如果这个栅介质层太薄其泄漏电流的电量就越大。

　　Intel对晶体管的改进是来自之前晶体管的栅极介质，Intel是使用一种基于铪元素的化合物来替代之前的二氧化硅，这种基于铪元素的High-K介质具备良好的绝缘属性，同时可以在栅极及硅底层之间形成较高的场效应(High-K)。因为High-K的铪化合物比二氧化硅更厚的同时保持着理想的高场效特性，所以，这种High-K材料还可以大幅度减少泄露电流。据Intel官方发布的数据，这种High-K介质可以比之前的二氧化硅材料降低泄漏电流10以上。而同时因为场效的提高，使得晶体管源极到漏极的驱动电流提升20%，源极到漏极的泄露电流降低5倍以上。如果这些数据真的如Intel所公布的一样，那么对于单个晶体管来说我们就可以获得比之前更高的开关效率，以及更低的泄露电流。而对于拥有几亿个晶体管的现代处理器来说，我们可以从中获益是非常可观的，这显然更有利于提升intel处理器的每瓦性能(Performance per watt)。

　　虽然基于铪的这种High-K栅介质有着高场效以及绝缘的良好特性，但其却不能使用之前的多晶硅栅极，而是需要应用上一种全新的金属栅极来替代，目前Intel均没有透露这些材料的组成元素以及其具体配方，但在之前的新晶体管发表会时Intel代表却表示，竞争对手想要达到目前Intel 45nm产品晶体管的效能，至少需要到对手下一代的32nm工艺，对于Intel的这种说法我们是持有待考察的态度，毕竟实际的效能表现需要等双方的产品具体发布出来才有正确的答案。

[1] [2] [3] [4] 下一页